一种TO封装结构[发明专利]

(12)发明专利申请

(10)申请公布号 CN 112838468 A(43)申请公布日 2021.05.25

(21)申请号 202110004837.3(22)申请日 2021.01.04

(71)申请人 武汉光迅科技股份有限公司

地址 430074 湖北省武汉市洪山区邮科院

路88号(72)发明人 和文娟　郑庆立　汪钦　程鹏　

孙甫　(74)专利代理机构 深圳市爱迪森知识产权代理

事务所(普通合伙) 44341

代理人 何婷(51)Int.Cl.

H01S 5/0232(2021.01)H01S 5/02345(2021.01)

权利要求书1页 说明书7页 附图5页

(54)发明名称

一种TO封装结构(57)摘要

本发明公开了一种TO封装结构，结构包括：TO底座、TO地电极、信号接线柱、信号接线柱载体和金丝引线，其中：所述TO底座上设置所述TO地电极和所述信号接线柱；所述信号接线柱载体设置于所述信号接线柱表面上且信号接线柱载体通过所述金丝引线与TO地电极相连；所述结构被封装于封闭腔体中。通过金丝引线将TO地电极与信号接线柱上的信号接线柱载体直接连接，避免通过TO底座，减少了信号线到地的距离，整个TO封装结构的参考地电极统一，由于信号接线柱载体有容性特征，信号接线柱载体可以与信号接线柱的电感相作用，降低了信号接线柱与TO底座之间的阻抗，实现更好的阻抗匹配，降低信号反射，实现了更高频率的信号传输。

CN 112838468 ACN 112838468 A

权　利　要　求　书

1/1页

1.一种TO封装结构，其特征在于，所述结构包括：TO底座(10)、TO地电极(20)、信号接线柱(30)、信号接线柱载体(40)和金丝引线(50)，其中：

所述TO底座(10)上设置所述TO地电极(20)和所述信号接线柱(30)；

所述信号接线柱载体(40)设置于所述信号接线柱(30)表面上且信号接线柱载体(40)通过所述金丝引线(50)与TO地电极(20)相连；

所述结构被封装于封闭腔体中。2.如权利要求1所述的TO封装结构，其特征在于，所述信号接线柱载体(40)通过导电胶粘贴于信号接线柱(30)表面上，粘贴后，所述信号接线柱载体(40)的水平高度小于所述TO地电极(20)水平高度预设值。

3.如权利要求1所述的TO封装结构，其特征在于，所述信号接线柱载体(40)表面的金丝键合区域镀有金层。

4.如权利要求1所述的TO封装结构，其特征在于，所述信号接线柱载体(40)采用氧化铝陶瓷或氮化铝陶瓷制作。

5.如权利要求1所述的TO封装结构，其特征在于，所述信号接线柱载体(40)为柱体，具体为方形柱体、圆柱体、扇形柱体或三角柱体中的一种。

6.如权利要求1所述的TO封装结构，其特征在于，所述TO底座(10)上通过导电胶粘贴所述TO地电极(20)和所述信号接线柱(30)。

7.如权利要求1‑6任一所述的TO封装结构，其特征在于，所述信号接线柱(30)分为第一信号接线柱(31)和第二信号接线柱(32)，所述信号接线柱载体(40)也分为第一信号接线柱载体(41)和第二信号接线柱载体(42)，其中：

所述第一信号接线柱(31)和所述第二信号接线柱(32)设置在所述TO地电极(20)两侧；所述金丝引线(50)分为第一金丝引线(51)和第二金丝引线(52)；

所述第一金丝引线(51)连接所述第一信号接线柱载体(41)和所述TO地电极(20)；所述第二金丝引线(52)连接所述第二信号接线柱载体(42)和所述TO地电极(20)；通过第一金丝引线(51)和第二金丝引线(52)将信号接线柱(30)与TO地电极(20)在所述TO底座(10)上方相连。

8.如权利要求7所述的TO封装结构，其特征在于，所述第一金丝引线(51)和所述第二金丝引线(52)之间不接触；所述第一金丝引线(51)相互之间不接触；所述第二金丝引线(52)相互之间不接触。

9.如权利要求7所述的TO封装结构，其特征在于，所述第一金丝引线(51)的数量为一根或多根；所述第二金丝引线(52)的数量为一根或多根。

10.如权利要求7所述的TO封装结构，其特征在于，所述金丝引线(50)的直径为18μm、20μm或25μm。

2

CN 112838468 A

说　明　书一种TO封装结构

1/7页

技术领域

[0001]本发明属于光电通信技术领域，更具体地，涉及一种TO封装结构。

背景技术

[0002]目前应用较广的TO封装方案技术比较成熟，普遍采用的封装结构如图1所示，由TO底座10、TO地电极20、信号接线柱30、金丝引线50、发射组件和接收组件构成，由于TO底座10与信号接线柱30间距较大，且信号接线柱30为感性元件，信号接线柱30与TO底座10之间阻抗较高，超过了25Ω的设计阻抗，使得信号在传输过程中反射损耗很大。这种封装结构通过对TO底座上激光器芯片载体的陶瓷电路板上电路进行匹配设计，优化阻抗匹配，降低了封装寄生参数，但是在高速信号传输的TO封装设计中，理想设计是单端阻抗值为25Ω，差分阻抗值为50Ω，而实际生产工艺和原材料参数都会受到材料均匀性差异的；在加工或装配时造成的精度误差；元件之间连接点的阻抗以及焊料不完全一致的熔融状态，因此阻抗值与理想设计值有一定差距。[0003]为了提高封装性能，有一种思路是采取加宽激光器芯片载体的方案来解决，尽可能的让激光器芯片载体上的信号输出焊盘与TO底座上的信号接线柱相近，以缩短金丝引线的长度，减少阻抗性能。但是由于激光器芯片载体受到TO底座面积以及激光器芯片的，而且工艺难度较大，无法形成量产。[0004]随着通信频率要求不断提高，对TO封装结构的高频传输性能提出了进一步的要求，但是电极结构设计继续优化和金丝引线增加提升性能有限，因此提出了新的封装方案。发明内容

[0005]针对现有技术的以上缺陷或改进需求，本发明提供了一种TO封装结构，其目的在于降低信号接线柱与底座之间的阻抗，缩小实际阻抗值与理想设计值差距，由此解决依据现有的封装平台就可以提升TO封装高频性能的技术问题。[0006]为实现上述目的，按照本发明的一个方面，提供了一种TO封装结构，所述结构包括：TO底座10、TO地电极20、信号接线柱30、信号接线柱载体40和金丝引线50，其中：[0007]所述TO底座10上设置所述TO地电极20和所述信号接线柱30；

[0008]所述信号接线柱载体40设置于所述信号接线柱30表面上且信号接线柱载体40通过所述金丝引线50与TO地电极20相连；[0009]所述结构被封装于封闭腔体中。

[0010]作为对上述方案进一步的完善和补充，本发明还包括以下附加技术特征。[0011]优选地，所述信号接线柱载体40通过导电胶粘贴于信号接线柱30表面上，粘贴后，所述信号接线柱载体40的水平高度小于所述TO地电极20水平高度预设值。[0012]优选地，所述信号接线柱载体40表面的金丝键合区域镀有金层。[0013]优选地，所述信号接线柱载体40采用氧化铝陶瓷或氮化铝陶瓷制作。[0014]优选地，所述信号接线柱载体40为柱体，具体为方形柱体、圆柱体、扇形柱体或三

3

CN 112838468 A

说　明　书

2/7页

角柱体中的一种。[0015]优选地，所述TO底座10上通过导电胶粘贴所述TO地电极20和所述信号接线柱30。[0016]优选地，所述信号接线柱30分为第一信号接线柱31和第二信号接线柱32，所述信号接线柱载体40也分为第一信号接线柱载体41和第二信号接线柱载体42，其中：

[0017]所述第一信号接线柱31和所述第二信号接线柱32设置在所述TO地电极20两侧；[0018]所述金丝引线50分为第一金丝引线51和第二金丝引线52；

[0019]所述第一金丝引线51连接所述第一信号接线柱载体41和所述TO地电极20；[0020]所述第二金丝引线52连接所述第二信号接线柱载体42和所述TO地电极20；

[0021]通过第一金丝引线51和第二金丝引线52将信号接线柱30与TO地电极20在所述TO底座10上方相连。[0022]优选地，所述第一金丝引线51和所述第二金丝引线52之间不接触；所述第一金丝引线51相互之间不接触；所述第二金丝引线52相互之间不接触。[0023]优选地，所述第一金丝引线51的数量为一根或多根；所述第二金丝引线52的数量为一根或多根。[0024]优选地，所述金丝引线50的直径为18μm、20μm或25μm。[0025]总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有如下有益效果：

[0026]1、通过金丝引线将TO地电极与信号接线柱上的信号接线柱载体直接连接，避免通过TO底座，减少了信号线到地的距离，整个TO封装结构的参考地电极统一，由于信号接线柱载体有容性特征，信号接线柱载体可以与信号接线柱的电感相作用，降低了信号接线柱与TO底座之间的阻抗，实现更好的阻抗匹配，降低信号反射，实现了更高频率的信号传输。[0027]2、本发明的TO封装结构中与现有结构相比整体物料成本只增加了载体，物料成本增加有限；[0028]3、采用本发明的TO封装结构进行封装，TO总体结构不变，与常规器件共用物料及产线，无需进行工艺改造，并与常规模块结构兼容。附图说明

[0029]图1是常规TO封装结构示意图；

[0030]图2是本实施例一中的TO封装结构示意图；[0031]图3是常规TO封装结构阻抗仿真效果图；

[0032]图4是本实施例一中的TO封装结构阻抗仿真效果图；[0033]图5是常规TO封装结构插损仿真效果图；

[0034]图6是本实施例一中的TO封装结构回损仿真效果图；[0035]图7是常规TO封装结构插损仿真效果图；

[0036]图8是本实施例一中的TO封装结构回损仿真效果图；[0037]图9是常规TO封装结构的等效电路模型；

[0038]图10是本实施例一中的TO封装结构的等效电路模型。[0039]在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：[0040]10‑TO底座；20‑TO地电极；30‑信号接线柱；31‑第一信号接线柱；32‑第二信号接线

4

CN 112838468 A

说　明　书

3/7页

柱；40‑信号接线柱载体；41‑第一信号接线柱载体；42‑第二信号接线柱载体；50‑金丝引线；51‑第一金丝引线；52‑第二金丝引线；60‑发射组件；61‑激光器芯片载体；62‑激光器芯片；70‑接收组件；71‑探测器热沉；72‑探测器芯片；80‑连接柱。具体实施方式

[0041]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。[0042]在本发明的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不应当理解为对本发明的。[0043]在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。[0044]实施例一：

[0045]TO结构的理想设计值中，单端阻抗值为25Ω，差分阻抗值为50Ω，按照常规的TO结构，信号接线柱30与TO底座10之间的阻抗值均大于理想设计值，为了降低信号接线柱30与TO底座10之间的实际阻抗值与理想设计值差距，本实施例一提供一种TO封装结构，如图2所示，所述结构包括：TO底座10、TO地电极20、信号接线柱30、信号接线柱载体40和金丝引线50，其中：

[0046]所述TO底座10上设置所述TO地电极20和所述信号接线柱30；

[0047]所述信号接线柱载体40设置于所述信号接线柱30表面上且信号接线柱载体40通过所述金丝引线50与TO地电极20相连；[0048]所述结构被封装于封闭腔体中。[0049]如图2所示，本实施例一中的TO封装结构还包括：发射组件60、接收组件70和连接柱80，发射组件60包括激光器芯片载体61和激光器芯片62，接收组件70包括探测器热沉71和探测器芯片72，其中：

[0050]TO底座10上除了设置TO地电极20和信号接线柱30以外还有探测器热沉71和连接柱80；

[0051]激光器芯片载体61通过导电胶粘贴于TO地电极20上，且所述激光器芯片62设置在激光器芯片载体61表面上；

[0052]激光器芯片载体61与信号接线柱30之间通过金丝引线相连；[0053]探测器热沉71和连接柱80之间通过金丝引线相连；[0054]探测器芯片72设置于探测器热沉71表面上，且探测器芯片72与TO底座10之间通过金丝引线相连；

5

CN 112838468 A[0055]

说　明　书

4/7页

整个结构被封装于封闭腔体中。

[0056]本实施例一中的TO封装结构应用于同轴封装器件上，如图2所示，将探测器热沉71粘贴在TO底座10上，再将探测器芯片72粘贴在探测器热沉71上，然后将信号接线柱载体40包含的第一信号接线柱载体41和第二信号接线柱载体42分别粘贴在第一信号接线柱31和第二信号接线柱32上，从与激光器芯片载体61连接的TO地电极20上朝两侧分别打一根金丝引线为第一金丝引线51和第二金丝引线52，第一金丝引线51连接第一信号接线柱载体41和TO地电极20，第二金丝引线52连接第二信号接线柱载体42和TO地电极20，金丝引线50采用金锡焊料固定或者直接固定，将激光器芯片62共晶焊接固定在激光器芯片载体61上，最后金丝引线50通过连接信号接线柱载体40和TO地电极20，将探测器芯片72正负极分别连接在两边接线柱上，实现对探测器芯片72芯片加电。[0057]从图1和图2对比可以看出，由于信号接线柱30上有一根第一金丝引线51和一根第二金丝引线52分别与TO地电极20相连，组成一个新电容结构，缩短了两个信号接线柱30与TO地电极20之间的信号传输连接，而且整个TO结构参考地电极统一。最后对本实施例一中的TO封装结构进行常规器件级封装，封装成器件后，可以应用于SFP，SFP+等系列模块。[0058]本实施例一中，第一信号接线柱31和第二信号接线柱32上分别设置三根金丝引线与激光器芯片载体61直接相连，激光器芯片载体61与激光器芯片62的阳极之间通过一根金丝引线相连，探测器热沉71与连接柱80之间通过一根金丝引线相连，探测器芯片72与TO底座10之间通过一根金丝引线相连。由于激光器芯片62的焊盘面积受限，直径大约为75μm，因此在激光器芯片62上最多打一根金丝引线50。激光器芯片载体61两侧分别连接三根金丝引线50与信号接线柱30，但是值得注意的是，金丝引线50的数量越多，热传导越快[0059]本实施例一中，TO封装结构中金丝的寄生电感值较大，会直接影响TO封装结构传输高频信号。

[0060]金丝的寄生电感值用L表示，可由下式估算：

[0061][0062]

式中，μμl1是金丝长度，d1是金丝直径，δ表示趋肤0是真空磁导率，1是相对磁导率，

深度。

因此，当缩短金丝长度，增大金丝直径，金丝的寄生电感值也会随之降低。[00]如图9所示，电路结构等同于图1的结构，L1和C1同时代表TO底座10，L2和C2代表激

在激光器信号过程中，接收组件70不起作用。光器芯片72和TO地电极20。

[0065]如图10所示，电路结构等同于图2的结构，多出来的电容C3代表金丝引线50和信号

由于多出电容C3的部分，整个电路的电阻值降低。接线柱载体40。

[0066]由图9至图10可以看出，图9电路感性特性比较明显，经过在信号接线柱30上增加信号接线柱载体40，经过每个信号接线柱载体40与所述TO地电极20之间增加一根金丝引线50的优化，等于在电路上增加了电容C3部分，信号接线柱载体40的容性特征与信号接线柱30的电感相作用，降低了信号接线柱30与TO底座10之间的阻抗，实现更好的阻抗匹配。[0067]为了让信号接线柱载体40上表面与TO底座10上的TO地电极20之间的金丝引线50长度尽量缩短，结合本发明实施例，还存在一种优选的实现方案，具体的，如图2所示，所述

6

[0063]

CN 112838468 A

说　明　书

5/7页

信号接线柱载体40通过导电胶粘贴于信号接线柱30表面上，粘贴后，所述信号接线柱载体40的水平高度小于所述TO地电极20水平高度预设值。信号接线柱载体40的水平高度尽可能接近TO地电极20的水平高度，预设值越小，金丝引线50的长度越短，金丝的寄生电感值越小，TO封装结构传输高频信号的效果越好。[0068]本实施例一中，第一信号接线柱31和第二信号接线柱32分别位于TO地电极20的左右两侧，第一信号接线柱载体41和第二信号接线柱载体42的位置在第一信号接线柱31和第二信号接线柱32上方，第一信号接线柱载体41和第二信号接线柱载体42的水平高度越靠近TO地电极20，信号接线柱载体40上表面与TO地电极20之间的金丝引线50长度越短，TO封装结构的传输信号频率越高。

[0069]为了不影响信号接线柱30传输电信号的功能，结合本发明实施例，还存在一种优选的实现方案，具体的，如图2所示，所述信号接线柱载体40表面的金丝键合区域镀有金层。由于信号接线柱30需要给探测器芯片72加电的，需要有导电功能，增加信号接线柱载体40之后，信号接线柱载体40表面上的金丝引线50也需要导电且传递电信号，因此信号接线柱载体40上表面一定要镀有金层。

[0070]为了避免信号接线柱载体40导电和传输电信号，以及降低制作难度及成本价格，结合本发明实施例，还存在一种优选的实现方案，具体的，如图X所示，所述信号接线柱载体40采用氧化铝陶瓷或氮化铝陶瓷制作。由于信号接线柱载体40本身不能导电也不能传输电信号，信号接线柱30与TO地电极20之间不需要导电且传递电信号，因此信号接线柱载体40需要采用绝缘材料，优选氧化铝陶瓷或氮化铝陶瓷。[0071]为了给信号接线柱载体40选择合适的位置，鉴于信号接线柱30的面积以及金丝引线50的数量有，可能需要对信号接线柱30进行形状改变，结合本发明实施例，还存在一种优选的实现方案，具体的，如图2所示，所述信号接线柱载体40为柱体，具体为方形柱体、圆柱体、扇形柱体或三角柱体中的一种。本实施例一中选用的是方形柱体。[0072]为了方便导电以及传输高频信号，结合本发明实施例，还存在一种优选的实现方案，具体的，如图2所示，所述TO底座10上通过导电胶粘贴所述TO地电极20和所述信号接线柱30。导电胶的类型有epoxy‑tek供应商的H20E，也有很多其他厂家替代型号。[0073]为了方便连成电路上的回路以及提高传输速率，所述信号接线柱30分为第一信号接线柱31和第二信号接线柱32，所述信号接线柱载体40也分为第一信号接线柱载体41和第二信号接线柱载体42，其中：

[0074]所述第一信号接线柱31和所述第二信号接线柱32设置在所述TO地电极20两侧；[0075]所述金丝引线50分为第一金丝引线51和第二金丝引线52；

[0076]所述第一金丝引线51连接所述第一信号接线柱载体41和所述TO地电极20；[0077]所述第二金丝引线52连接所述第二信号接线柱载体42和所述TO地电极20；

[0078]通过第一金丝引线51和第二金丝引线52将信号接线柱30与TO地电极20在所述TO底座10上方相连。

[0079]本实施例一中，信号接线柱30与TO地电极20之间的电流除了需要经过TO底座10之外，还可以通过金丝引线50，以便于提高传输速率。

[0080]为了避免出现TO地电极20表面的金丝引线短路和信号接线柱载体40表面的金丝键合线短路的情况，结合本发明实施例，还存在一种优选的实现方案，具体的，如图2所示，

7

CN 112838468 A

说　明　书

6/7页

所述第一金丝引线51和所述第二金丝引线52之间不接触。第一金丝引线51相互之间不接触；第二金丝引线52相互之间不接触。[0081]为了以更快的频率传输信号，结合本发明实施例，还存在一种优选的实现方案，具体的，如图2所示，所述第一金丝引线51的数量为一根或多根；所述第二金丝引线52的数量为一根或多根。

[0082]本实施例一中，第一金丝引线51和第二金丝引线52的数量分别为一根，在多根金丝引线的情况下，整个封装结构的传输速率会越高，但是散热性能会降低，在实际使用时，根据具体情况选择金丝引线50的数量。[0083]信号接线柱载体40与所述TO地电极20之间若有多根金丝引线50连接，相当于金丝引线50并联，相当于金丝引线50的直径变大，金丝寄生电感值降低。[0084]为了满足现实条件下的需求情况，结合本发明实施例，还存在一种优选的实现方案，具体的，如图2所示，所述金丝引线50的直径为18μm、20μm或25μm。金丝直径越大，金丝的寄生电感值越低，传输效率越好，本实施例一中，金丝引线50的直径为25μm，等效电感和电阻分别是1nH和2Ω/mm，本实施例一中，金丝引线50的弧高小于等于200μm。此外，金丝引线50长度还需要考虑TO封装结构的密封腔体尺寸。金丝的打线方案如图2，并且采用球焊方式连接，球焊是用火焰将金丝端部烧出个小球，然后与芯片电极或者镀金层进行焊接。[0085]为了便于测试传输数据效果以及区分TO结构的正负极，结合本发明实施例，还存在一种优选的实现方案，具体的，如图2所示，所述探测器芯片72的光敏面设置在TO底座10的中心。探测器芯片72的上表面和下表面分别对应正极和负极，TO结构封装时选用探测器芯片72的上表面或探测器芯片72的下表面直接决定了TO结构的正负极。[0086]例如图3至图8为常规TO结构与本实施例一中的TO结构对于TO结构的正负极测试仿真效果图仿真软件选择HFSS软件工具，时域反射技术(Time domain reflectometry，简称TDR)上升沿时间设置15ps。测试选用无源测试仪器，测试板选用带有SMA的PCB电路板。仿真软件首先需要建立模型，建立的模型使用到的具体参数为：金丝引线50的直径均为25μm，弧高均为200μm，第一金丝51和第二金丝52的长度分别为2.5mm，激光器芯片62与激光器芯片载体61之间的金丝引线长度为390μm，第一信号接线柱载体41与第二信号接线柱载体42分别连接至激光器芯片载体61的金丝引线根数为三根，每根金丝引线的长度为1.5mm。[0087]图3和图4中，横坐标为传输速率，纵坐标为阻抗值，常规TO结构的图3中m1为TO玻璃绝缘同坐标处单端阻抗为18Ω；m2和m3信号接线柱30阻抗为61.2Ω；m4为正极金丝引线阻抗50.5Ω；m5为负极阻抗36.9Ω；本实施例一TO结构的图4中，m1表征TO玻璃绝缘同坐标处单端阻抗为18Ω；m2和m3表征信号接线柱30阻抗为48Ω；m4表征正极金丝引线阻抗40Ω；m5表征负极阻抗27Ω。正极电路与负极电路共同接受测试可以全面展示测试结果，从测试结果看到，图4的结果优于图3，图4中，在每个信号接线柱载体40与所述TO地电极20之间增加一根金丝引线50，信号接线柱30阻抗减小13.2Ω；正极金丝引线阻抗阻抗减小10.5Ω；负极阻抗减小9.9Ω，实际阻抗值与理想设计值之间的差距显著缩小，效果显著。[0088]图5和图6中，横坐标为传输速率，纵坐标为插损值，常规TO结构的图5中m1表征负极3dB带宽14Ghz；m2表征正极3dB带宽20.2Ghz；本实施例一TO结构的图6中，m1表征负极3dB带宽19Ghz；m2表征正极3dB带宽21Ghz。正极电路与负极电路共同接受测试可以全面展示测试结果，从测试结果看到，图6的结果优于图5，在插损值同为3dB时，图6中的带宽结果比图5

8

CN 112838468 A

说　明　书

7/7页

较高，证明TO结构的信号响应速度越快。[00]图7和图8中，横坐标为速率，纵坐标为回损值，回损值表征了信号的反射值，图中m1和m2表征5G频率下信号反射值；m3和m4表征10G信号下的反射值。从测试结果看到，图8的结果优于图7，在回损值同为5G或10G时，图8中m1、m2、m3和m4的回损值均有所下降，信号的反射值降低。

[0090]从图3至图8的结果可以证明，在信号接线柱30上增加信号接线柱载体40，每个信号接线柱载体40与所述TO地电极20之间增加一根金丝引线50，实际阻抗值与理想设计值之间的差距显著缩小，降低了信号接线柱30与TO底座10之间的阻抗，实现更好的阻抗匹配，带宽值增大，信号回损值降低，降低了信号传输在链路上的反射，实现了更好的信号传输。[0091]本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

9

CN 112838468 A

说　明　书　附　图

1/5页

图1

图2

10

CN 112838468 A

说　明　书　附　图

2/5页

图3

图4

11

CN 112838468 A

说　明　书　附　图

3/5页

图5

图6

12

CN 112838468 A

说　明　书　附　图

4/5页

图7

图8

图9

13

CN 112838468 A

说　明　书　附　图

5/5页

图10

14