实验47 验证性实验——移位寄存器逻辑功能测试和应用

一．实验目的

l．验证移位寄存器的逻辑功能；

2．掌握集成电路4位双向移位寄存器的使用方法；

3．学会应用移位寄存器实现数据的串行、并行转换和构成环形计数器。 二．实验原理

l．移位寄存器的特点

寄存器中所存的数据在CP脉冲作用下能依次左移或右移。有些集成移位寄存器同时设有左移或右移控制端，可根据左移或

S S 右移信号实现双向移位的要求。根据DIR 10Q0 16 15 14 13 12 11 10 9 D0 移位寄存器存取信息方式的不同分VDD Q0 Q1 Q2 Q3 CP S1 S0 D1 Q1 为串入串出、串入并出、并入串出、D2 CD40194(74LS194) Q2 D3 并入并出这4种形式。 Rd DIR D0 D1 D2 D3 DIL VSS DIL Q3 1 2 3 4 5 6 7 8 本实验选用的4位双向通用移

CP Rd 位寄存器CD40194或74LS194，两者功能和引脚相同，可互换使用。逻(a) (b) 辑符号及引脚排列如图47-1所示。

图47-1 CD40194的逻辑符号(a图)及引脚功能(b图)

其中，D0、D1、D2、D3为并行

输入端；Q0、Q1、Q2、Q3为并行输出端：DIR为右移串行输入端，DIL为左移串行输入端；S1、S0为操作模式控制端；¯R¯ 为异步(亦称为无条件)清零端；CP为时钟脉冲输入端。 d

CD40194有5种不同操作模式：即数据在D3、D2、D1、D0端并行送入寄存、右移(数据由Q0→Q3移动)、左移(数据由Q3→Q0移动)、保持及清零。

S1、S0和¯R d端的控制作用如表47-1所示。 表47-1 S1、S0和¯R d的控制作用 2．移位寄存输 入 输 出 功能 器的用途 CP ¯R S1 S0 DIR DIL D0 D1 D2 D3 Q0 Q1 Q2 Q3 d 移位寄存器清零 ╳ 0 ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ 0 0 0 0 除了可以作为寄置数 ↑ 1 1 1 ╳ ╳ a b c d a b c d 存器外，通过适当右移 ↑ 1 0 1 DSR ╳ ╳ ╳ ╳ ╳ DSR Q0 Q1 Q2 的连接，还可以成左移 ↑ 1 1 0 ╳ DSL ╳ ╳ ╳ ╳ Q1 Q2 Q3 DSL 为移位寄存器型保持 ↑ 1 0 0 ╳ ╳ ╳ ╳ ╳ ╳ Q0n Q1n Q2n Q3n 计数器、顺序脉冲保持 ↓ 1 ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ Q0n Q1n Q2n Q3n 发生器、串行累加

器等，还可用作数据转换，即把串行数据转换为并行数据、并行数据转换为串行数据等。本实验研究移位寄存器如何成为环形计数器和数据的串、并行转换。其他用途自行参考有关资料。

(1)环形计数器

环形计数器如图47-2所示，是把移位寄存器的输出反馈到它的串行输入端，利用循环移位实现计数。把输出端Q3与右移输入端DIR相连，设初始状态Q0Q1Q2Q3=1000，则在时钟脉冲CP的作用下，Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表47-2所示。显然它是利用4个有效状态表示计数结果，这种类型的计数器通常称为环形计数器。图47-2所示电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。如果将输出端Q0与左移串行输入端DIL相连接，即可左移循环移位。 (2)实现数据串行、并行输入输出相互转换 ①串行输入／并行输出转换电路

CD40194 串行输入／并行输出转换是指串行输入的数据，经转换电路后并行输出。图47-3所示是由CD40194(74LS194)4位双向移位寄存器组成的7位串行输入／并行输出转换电路。

转换结并行输出 束标志

串行右Q4Q5Q6Q7 S1 1 移输入 Q0Q1Q2Q3 S1 CD40194(1) “1” CD40194(2) “1” S S 00Q0 Q1 Q2 Q3 D DIR Rd d0d1…dn IRDDDD R RD0D1D2D3 d 0123 dCD40194 CP DCP IR CP CP 图47-2 环形计数器

“1”

图47-3 七位串行输入／并行输出转换器

Q3 0 0 0 1 表47-2环形计数器功能表 电路中S0端接高电平l，S1受Q7控制，两片寄存器连接成CP Q0 Q1 Q2 0 1 0 0 串行输入右移工作模式。Q7是转换结束标志。当Q7=l时。S1为

1 0 1 0 0，使之成为S1S0=0l的串入右移工作方式，当Q7=0时，S1=1，2 0 0 1 有S1S0=11，则串行送数结束，标志着串行输入的数据已转换成3 0 0 0 并行输出了。其中所使用的非门可用74LS04(见实验43)或CD4069(见实验62)。

串入／并出转换具体过程如下： 表47-3 转换器功能表 转换前，¯R CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 说明 d加低电平，使1、2两片寄存器的内容清零，此时S1S0=11，0 0 0 0 0 0 0 0 0 清零 1 0 1 1 1 1 1 1 1 送数 寄存器执行并行输入工作方式。当第一

2 d0 0 1 1 1 1 1 1 右 个CP脉冲到来后，寄存器的输出状态

3 d1 d0 0 1 1 1 1 1 移 Q0～Q7为01111111，与此同时S1S0变4 d2 d1 d0 0 1 1 1 1 操 5 d3 d2 d1 d0 0 1 1 1 为01，转换电路变为执行串入右移工作作 6 d4 d3 d2 d1 d0 0 1 1 方式，串行输入数据由1片的DIR端加七 7 d5 d4 d3 d2 d1 d0 0 1 次 入。随着CP脉冲的加入，输出状态的8 d6 d5 d4 d3 d2 d1 d0 0 变化可列成表47-3所示。 9 0 1 1 1 1 1 1 1 送数 由表47-3可知，右移操作七次后，Q7变为0，S1S0又变为11，说明串行输入结束。这时，串行输入的数码已转换成了并行输出。

当再来一个CP脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。

②并行输入／串行输出转换器

并行输入／串行输出转换器是指并行输入的数码经转换电路之后，换成串行输出。 图47-4所示是用两片CD40194(74LS194)组成的7位并行输入／串行输出转换电路，它比图47-3所示电路多了两个与非门G1和G2，电路工作方式同样为右移。

寄存器清零后，加一

结束个转换启动信号(负脉冲

标志 或低电平)。此时，由于

G1 & 方式控制S1S0为11，转换电路执行并行输入操串行输出 作。当第一个CP脉冲到

G2 转换起来后,Q0Q1Q2Q3Q4Q5Q6Q7

& 动信号 Q4Q5Q6Q7 S1 Q0Q1Q2Q3 S1 的状态为“1” CD40194(2) S0 “1” DIR CD40194(1) S0 “1” DIR CP D4 D5D6D7 Rd CP D0 D1D2D3 Rd 0DlD2D3D4D5D6D7，并行Rd CP 并行输入 图47-4 7位并行输入／串行输出转换器

输入数码存入寄存器。从而使得G1输出为1，G2输出为0，结果S1S0变为01，转换电路随着CP脉冲的加入，开始执行右移串行输出，随着CP脉冲的依次加入，输出状态依次右移，待右移操作7次后，Q0～Q6的状态都为高电平1，与非门G1输出为低电平，G2门输出为高电平，S1S0又变为11，表示并/串行转换结束，且为第二次并行输入创造了条件。转换过程如表47-4所示。

图47-4中的G1为8输入与非门，可使用CD4068或74LS30，相关资料见本实验附录。 中规模集成移位寄存器，其位数往往以4位居多，当需要的位数多于4位时，可把几片移位寄存器用级连的方法来扩展位数。 三．实验设备及器件 表47-4 转换过程 CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 串 行 输 出 l．+5V直流电源

0 0 0 0 0 0 0 0 0 2．单次脉冲源

1 0 D1 D2 D3 D4 D5 D6 D7 3．逻辑电平开关 2 1 0 D1 D2 D3 D4 D5 D6 D7 4、逻辑电平显示器 3 1 1 0 D1 D2 D3 D4 D5 D6 D7 4 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 5．CD40194×2(或

5 1 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 74LS194)、CD4011（74LS00）6 1 1 1 1 1 0 D DD D D D D 1 2 3 4 5 6 7(见实验37/38)、CD40687 1 1 1 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 （74LS30）(见本实验附录) 8 11111110 D1 D2 D3 D4 D5 D6 D7 9 0 D1 D2 D3 D4 D5 D6 D7 四．实验预习

1．复习教科书中有关寄存器原理及串行、并行转换原理有关内容。

2．查阅CD40194、CD4011(见实验37)及CD4068(见实验62)的资料，熟悉其逻辑功能及引脚排列。

3．在对CD40194进行置数后，若要使输出端改成另外的数码，是否一定要使寄存器清零?

4．使寄存器清零，除采用¯R d输入低电平外，可否采用右移或左移的方法?可否使用并行置数法?若可行，如何进行操作?

5．若进行循环左移，图47-4所示接线应如何改接?

6．画出用两片CD40194构成的七位左移串／并行转换器线路。 7．画出用两片CD40194构成的七位左移并／串行转换器线路。 五．实验内容与步骤

1．测试CD40194（或74LS194）的逻辑功能 按图47-5所示接线，¯R d、S1、S0、DIL、DIR、D0、D1、D2、D3分别接至逻辑开关；Q0、Q1、Q2、Q3分别接逻辑电平显示器。CP端接单次

接逻辑电平接单次

脉冲源。按表47-5所规定的输入状态，逐项进行+5V 显示插口 脉冲源 测试。

16 15 14 13 12 11 10 9 (1)清零：置¯R d=0，其它输入为任意态，这时

VDD Q0 Q1 Q2 Q3 CP S1 S0 寄存器输出Q0Q1Q2Q3应均为0。清零后，置¯R d =l。

CD40194(74LS194) (2)置数：令¯R d=S1=S0=l，送入任意4位二进 Rd DIR D0 D1 D2 D3 DIL VSS 制数，如D0D1D2D3=1101，加单次脉冲至CP端，1 2 3 4 5 6 7 8 观察CP=0、CP由0→1、CP由1→0三种情况下寄存器输出状态的变化，观察寄存器输出状态变

接逻辑开关输出插口

化是否发生在CP脉冲的上升沿。

图47-5 CD40194逻辑功能测试 (3)右移：清零后，令¯R d =1、S1S0=01，由右移

输入端DIR送入二进制数码，如0100，由CP端连续加4个脉冲，观察输出情况并记录。

(4)左移：先清0或预置，再令¯R d =1，S1=1，S0=0。由左移输入端DIL送入二进制数码

如1111，连续加4个CP脉冲，观察输出端情况并记录过程。

(5)保持：寄存器预置任意4位二进制数码，如1101，令¯R d=1，S1=S0=0，加CP脉冲，观察寄存器输出状态并记录。

2．环形计数器 表47-5 输入状态 模式 时钟 串行 输入 输出 自拟实验线路，用并清除 功能总结 ¯R S1 S0 CP DIL DIR D0D1D2D3 Q0Q1Q2Q3 d行置数法预置寄存器为

0 × × × × × ×××× 某数据(如0100)，然后进1 1 1 ↑ × × 1101 行右移循环，观察寄存器1 0 1 ↑ × 0 ×××× 1 0 1 ↑ × 1 ×××× 输出端状态的变化，再进

1 0 1 ↑ × 0 ×××× 行左移循环，并把过程记

1 0 1 ↑ × 0 ×××× 入表47-6中。 1 1 0 ↑ 1 × ×××× 3．实现数据的串、1 1 0 ↑ 1 × ×××× 1 1 0 ↑ 1 × ×××× 并行转换

1 1 0 ↑ 1 × ×××× (1)串行输入、并行输

1 0 0 ↑ × × ×××× 出

把两块CD40194接成如图47-3所示，就成为右移串入、并出寄存器，实验时串入数据自定。自行改接线路用左移串入方式实现并行输出，自拟表格并记录过程。

(2)并行输入、串行输出 表47-6 数据记录表 按图47-4所示接线进行并入右移串出实验，并入数据自定，CP Q0 Q2 Q2 Q3 0 0 1 0 0 再改接线路用并入左移方式实现串行输出。自拟表格并记录。

1 六．实验报告要求 2 1．分析表47-4所示的实验结果，总结移位寄存器CD401943 4 的逻辑功能并写入表格“功能总结”一栏中。

2．根据实验内容2的结果，画出4位环形计数器的状态转换图及波形图。 3．分析串／并、并／串转换器所得结果的正确性。